

課程資訊												
課程名稱	數位電路設計 DIGITAL CIRCUIT DESIGN											
開課學期	97-2											
授課對象	生物資源暨農學院 生物機電工程學研究所											
授課教師	陳倩瑜											
課號	BME5406											
課程識別碼	631 U1660											
班次												
學分	3											
全/半年	半年											
必/選修	選修											
上課時間	星期一6,7,8(13:20~16:20)											
上課地點												
備註	上課教室:電電實驗室 總人數上限：20人											
Ceiba 課程網頁	http://ceiba.ntu.edu.tw/972DigitalCircuits											
課程簡介影片												
核心能力關聯	核心能力與課程規劃關聯圖											
課程大綱												
為確保您的權利,請尊重智慧財產權及不得非法影印												
課程概述	此一課程在於介紹數位電路											
課程目標	使學生獲得從事數位IC設計必須之基礎能力											
課程要求												
預期每週課前或/與課後學習時數												
Office Hours	每週四 13:00~14:00 每週一 13:00~14:00											
指定閱讀												
參考書目	Fundamentals of Digital Logic with Verilog Design, by Stephen Brown, Zvonko Vranesic, McGraw-Hill Science/Engineering/Math; 2 edition (2008) (滄海書局)											
評量方式 (僅供參考)	<table><tr><th>No.</th><th>項目</th><th>百分比</th><th>說明</th></tr><tr><td>1.</td><td>作業</td><td>30%</td><td></td></tr></table>				No.	項目	百分比	說明	1.	作業	30%	
No.	項目	百分比	說明									
1.	作業	30%										

2.	期中考	30%	
3.	期末考	20%	
4.	期末專題	20%	

1. 本校尚無訂定 A+ 比例上限。
2. 本校採用等第制評定成績，學生成績評量辦法中的百分制分數區間與單科成績對照表僅供參考，授課教師可依等第定義調整分數區間。詳見學習評量專區 ([連結](#))。

課程進度

週次	日期	單元主題
第1週	02/16	Introduction
第2週	02/23	Logic Circuits and Writing Verilog
第3週	03/02	Logic Circuits and Writing Verilog (II)
第4週	03/09	Implementation Technology
第5週	03/16	Using Quartus II and DE2 + Optimized Implementation
第6週	03/23	Optimized Implementation, Number Representation
第7週	03/30	Modular Combinational Logic
第8週	04/06	Number Systems and Codes
第9週	04/13	Combinational Circuit Design with Programmable Logic Devices
第10週	04/20	Combinational-circuit Building Blocks
第11週	04/27	Introduction to Sequential Devices
第12週	05/04	Midterm
第13週	05/11	Modular Sequential Logic
第14週	05/18	5/18當天停課, 改成(5/16)參加賽前說明會 (台大電機系博理館) Analysis and Synthesis of Synchronous Sequential Circuits
第15週	05/25	Simplification of Sequential Circuits (project proposal)
第16週	06/01	Sequential Circuits with Programmable Logic Devices
第17週	06/08	Final project demo
第18週	06/15	Final (Verilog coding) 2:20pm開始, 不能上機!